Penjelasan Timing Diagram PCL Arbitration

Penjelasan timing diagram PCl bus arbitration

REQ#A             = (a) Menscan jalur dan mendapati REQ-A telah aktif (request bus)

REQ#B            = (b) Request bus dipertengahan siklus satu dan normalkan REQ-B

GNT#A             = (c) Mengijinkan REQ-A menggunakan bus (GNT-A), memberi kesempatan kepada GNT-B) dan menghentikan  service terhadap REQ-A       
 

FRAME#         = (d)REQ-A mengaktifkan FRAME, (f) normalkan FRAME dan(g) aktifkan FRAME

IRDY#             = Membaca status jalur IRDY dan ternyata statusnya idle, dan beritahu target dengan mengirim sinyal IRDY.

TRDY#            = Membaca status jalur TRDY dan ternyata statusnya idle, dan kirim sinyal data valid(TRDY).

AD                  = Mengirim alamat, (tidak digambar) mengirim sinyal C/BE, taruh data terakhir di bus,  dan taruh alamat

Contoh Eksekusi Program

 Tahap 1

  

PC ( Program Counter ) berisi alamat 300 untuk instruksi pertama. Instruksi yang berada dialamat 300 dimuatkan ke IR ( Instruction Register ).Tentunya proses ini melibatkan penggunaan MAR ( Memory Address Register ) dan MBR ( Memory Buffer Register )

Tahap 2

Instruksi dalam IR: untuk 4 bit pertama menunjukkan opcode, bit berikutnya yaitu 12 bit menunjukkan alamat. Jadi instruksi 1940 maksudnya 1 = opcode 0001 = isi AC dari memori alamat 940

Tahap 3

PC bertambah nilainya dan instruksi berikutnya diambil yaitu di alamat 301 dan dimasukkan di dalam IR.

Tahap 4

Instruksi dalam IR yaitu 5941 maksudnya 5 =opcode 0101 =tambahkan AC dengan isi memori alamat 941 dan hasilnya disimpan dalam AC.

Tahap 5

PC bertambah nilainya dan instruksi berikutnya diambil yaitu di alamat 302 dan dimasukkan di dalam IR.

Tahap 6

Instruksi dalam IR yaitu 2941 maksudnya 2 = opcode 0010 = isi AC disimpan di memori alamat 941.